本 国 特 許 庁
JAPAN PATENT OFFICE

01.11.2004

REC'D 2 3 DEC 2004

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2003年 9月24日

出 願 番 号
Application Number:

特願2003-331060

[ST. 10/C]:

17.

[JP2003-331060]

出 願 人
Applicant(s):


松下電工株式会社


PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

特許庁長官 Commissioner, Japan Patent Office 2004年12月.9日

()\ (!)





大阪府門真市大字門真1048番地 松下電工株式会社内

田中 健一郎

【発明者】

大阪府門真市大字門真1048番地 松下電工株式会社内 【住所又は居所】

久保 雅男 【氏名】

【特許出願人】

000005832 【識別番号】

松下電工株式会社 【氏名又は名称】

【代理人】

【識別番号】 100084375

【弁理士】

板谷 康夫 【氏名又は名称】


【手数料の表示】

【予納台帳番号】 009531 21,000円 【納付金額】

【提出物件の目録】

特許請求の範囲 1 【物件名】

【物件名】 明細書 1 図面 1 【物件名】 要約書 1 【物件名】



【請求項1】

p型窒化物半導体と、n型窒化物半導体とを積層して形成した発光素子であって、

前記半導体を積層した一方の面に、各半導体に電流を注入するための半導体面電極と、前記半導体を保持するための樹脂層と、実装用の実装面電極とが順に積層されており、

前記実装面電極から前記半導体面電極に電流を注入できるように前記両電極間を導通させるVIAホールが前記樹脂層に形成されていることを特徴とする発光素子。

【請求項2】

前記VIAホールを導電性材料により埋めていることを特徴とする請求項1に記載の発 光素子。

【請求項3】

前記窒化物半導体の表面又は内部に蛍光体を配置させていることを特徴とする請求項1 に記載の発光素子。

【請求項4】

透明結晶基板上にp型及びn型窒化物半導体と前記半導体に電流を注入するための半導体面電極とを積層した半導体基板を形成する基板形成工程と、

前記形成された半導体基板の半導体面電極側に樹脂層を積層し、前記半導体面電極上の 樹脂を除去加工し、前記半導体面電極と電気接続された実装面電極を前記樹脂層表面に形 成するVIAホール形成工程と、

前記VIAホール形成工程の後に、前記透明結晶基板を前記半導体から剥離する基板剥離工程とを備えたことを特徴とする発光素子の製造方法。

【請求項5】

前記VIAホール形成工程における樹脂層の形成に際し、樹脂材料として樹脂付き銅箔を用いることを特徴とする請求項4に記載の発光素子の製造方法。

【請求項6】

前記VIAホール形成工程における半導体面電極上の樹脂の除去加工をレーザ光により 行うことを特徴とする請求項4に記載の発光素子の製造方法。

【請求項7】

前記VIAホール形成工程における半導体面電極上の樹脂の除去加工に際し、前記樹脂付銅箔の樹脂の除去加工部の鋼箔を除去し、残った銅箔を樹脂の除去加工用マスクとして用いることを特徴とする請求項5に記載の発光素子の製造方法。

【請求項8】

前記基板剥離工程における透明結晶基板の剥離にレーザ光を用いることを特徴とする請求項4に記載の発光素子の製造方法。

【請求項9】

前記レーザ光による半導体からの透明結晶基板の剥離と同時に該半導体の表面に凹凸を 形成することを特徴とする請求項8に記載の発光素子の製造方法。

【請求項10】

前記半導体表面の凹凸形成は、透明結晶基板の剥離用レーザ光の照射と同時に凹凸形成 用レーザ光を照射して行うことを特徴とする請求項9に記載の発光素子の製造方法。

【書類名】明細書

【発明の名称】発光素子とその製造方法

【技術分野】

[0001]

本発明は、半導体発光素子とその製造方法に関する。

【背景技術】

[0002]

従来、発光ダイオードを基板に実装する技術として、ワイヤーボンデイングやフリップ チップ実装などの実装技術が知られている。これらの技術は、半導体パッケージなどに用 いるものであり、1チップ毎の実装であるため、実装時間の短縮に限界があり、また、高 精度な位置決めが必要である。

[0003]

また、従来、窒化物系発光ダイオードチップはサファイア基板上に半導体を積層して形成されるため、窒化物系発光ダイオードチップからの光取り出しは、サファイア基板を透過して行われる。しかし、半導体薄膜とサファイア基板との屈折率の差、さらにサファイア基板とサファイア基板とサファイア基板外雰囲気との屈折率の差により、一部の光がチップ内部に閉じ込められ、熱となって失われる。また、サファイア基板を透過せずに半導体面から光を取り出す場合、サファイア基板側が実装面となり、サファイアの介在によって熱の放熱効率が悪化する。そこで、サファイア基板を除去し、除去した部分にヒートシンクを張り合わせる技術が提案されている(例えば、特許文献1参照)。

[0004]

レーザダイオードアレイ構造の形成後に、半導体薄膜形成の基板として用いたサファイア基板を除去する上述の技術について説明する。図14は一連のレーザダイオードアレイ (複数のレーザダイオードの集合体)製造プロセスを示す。図14(a)に示すように、サファイア基板101の上に、半導体薄膜102と電極121からなるレーザダイオードアレイが形成される。次に、ワックス103を表面に備えた支持基板104を用いて、図14(b)に示すように、サファイア基板101と反対の面である、電極121の面をワックス103に付着させ、サファイア基板を含めて保持する。

[0005]

この状態で、サファイア基板101を通してレーザ光105を半導体102に照射することにより、半導体102の表面に予め形成した薄いGaN層をGaメタルとN₂に分解して、図14(c)に示すように、サファイア基板101が半導体102から分離除去される。

[0006]

続いて、図14(d)に示すように、サファイア基板を除去した半導体102の面にメタル層106を形成し、また、メタル層107を表面に形成した熱伝導性基板108を準備する(金属基板の場合メタル層は不要)。次に、図14(e)に示すように、半導体102と熱伝導性基板(ヒートシンク)108とを、各メタル層のところで、はんだ結合層109を形成して熱的接合を行う。この後、図14(f)に示すように、ワックス103を溶融させて、熱伝導性基板108に保持された、半導体102と電極121からなるレーザダイオードアレイが得られる。

[0007]

このように、サファイア基板を除去して、サファイア基板があったところに導電性基板を取り付けることで、アレイ中の全レーザダイオードに対して共通の裏面コンタクトを形成することができる。また、より効果的にヒートシンクを用いることができる。サファイア基板を除去する技術は、レーザダイオードに限らず発光ダイオード(LED)においても適用することが可能である。

【特許文献1】特開2000-196197号公報

【発明の開示】

【発明が解決しようとする課題】



しかしながら、上述した図14や特許文献1に示されるようなサファイア基板の除去や 電極形成、ヒートシンク接合の方法においては、多工程の処理が必要であり、また、支持 基板の準備などによりコストが高くなる。

[0009]

本発明は、上記課題を解消するものであって、簡単な構成により、発光効率が高く、実装が容易な発光素子とその製造方法を提供することを目的とする。

【課題を解決するための手段】

[0010]

上記課題を達成するために、請求項1の発明は、p型窒化物半導体と、n型窒化物半導体とを積層して形成した発光素子であって、前記半導体を積層した一方の面に、各半導体に電流を注入するための半導体面電極と、前記半導体を保持するための樹脂層と、実装用の実装面電極とが順に積層されており、前記実装面電極から前記半導体面電極に電流を注入できるように前記両電極間を導通させるVIAホールが前記樹脂層に形成されている発光素子である。

[0011]

請求項2の発明は、請求項1に記載の発光素子において、前記VIAホールを導電性材料により埋めているものである。

[0012]

請求項3の発明は、請求項1に記載の発光素子において、前記窒化物半導体の表面又は 内部に蛍光体を配置させているものである。

[0013]

請求項4の発明は、透明結晶基板上にp型及びn型窒化物半導体と前記半導体に電流を 注入するための半導体面電極とを積層した半導体基板を形成する基板形成工程と、前記形 成された半導体基板の半導体面電極側に樹脂層を積層し、前記半導体面電極上の樹脂を除 去加工し、前記半導体面電極と電気接続された実装面電極を前記樹脂層表面に形成するV IAホール形成工程と、前記VIAホール形成工程の後に、前記透明結晶基板を前記半導 体から剥離する基板剥離工程とを備えた発光素子の製造方法である。

[0014]

請求項5の発明は、請求項4に記載の発光素子の製造方法において、VIAホール形成工程における樹脂層の形成に際し、樹脂材料として樹脂付き銅箔を用いるものである。

[0015]

請求項6の発明は、請求項4に記載の発光素子の製造方法において、前記VIAホール 形成工程における半導体面電極上の樹脂の除去加工をレーザ光により行うものである。

[0016]

請求項7の発明は、請求項5に記載の発光素子の製造方法において、前記VIAホール 形成工程における半導体面電極上の樹脂の除去加工に際し、前記樹脂付銅箔の樹脂の除去 加工部の鋼箔を除去し、残った銅箔を樹脂の除去加工用マスクとして用いるものである。

[0017]

請求項8の発明は、請求項4に記載の発光素子の製造方法において、前記基板剥離工程 における透明結晶基板の剥離にレーザ光を用いるものである。

[0018]


請求項9の発明は、請求項8に記載の発光素子の製造方法において、レーザ光による半 導体からの透明結晶基板の剥離と同時に該半導体の表面に凹凸を形成するものである。

[0019]

請求項10の発明は、請求項9に記載の発光素子の製造方法において、前記半導体表面の凹凸形成は、透明結晶基板の剥離用レーザ光の照射と同時に凹凸形成用レーザ光を照射して行うものである。

【発明の効果】

[0020]



[0021]

請求項2の発明によれば、一般に導電性材料は熱伝導性が良いことから、発光部である 半導体の発熱をVIAホールの導電性材料を介して実装基板へと効率良く放熱することが でき、発光素子への熱負荷の低減、安定な発光、発光素子の長寿命化などが図られる。

[0022]

請求項3の発明によれば、発光素子から発せられた光を効率良く蛍光体で色調変換することができる。また、樹脂などにより発光素子を封止する場合、封止樹脂に蛍光体を分散させている場合よりも封止樹脂の劣化を低減できる。

[0023]

請求項4の発明によれば、プリント基板工程を利用して安価に高効率な発光素子を製造できる。すなわち、発光部分である半導体上に、いわゆるビルドアップ基板工程を用いて電気導通回路を形成して発光素子を形成し、その後、透明結晶基板を剥離するので、得られた発光素子は、半導体実装技術を用いることなくビルドアップ基板の実装性技術の利用が可能であり、また透明基板を除去したことによる発光部分からの光の直接引出が可能である。従って、実装性と発光効率がともに優れる発光素子を安価に得られる。

[0024]

請求項5の発明によれば、樹脂層の形成に際し、樹脂材料として樹脂付き銅箔を用いるので、プリント基板工程を利用でき、樹脂層を容易に形成できる。

[0025]

請求項6の発明によれば、加工条件の調整によって樹脂のみを選択的に除去加工でき、 また、高い加工精度が得られるので加工サイズの最適化が容易であり、さらに、プラズマ エッチングなどのような真空装置が必要でなく、大気圧中で簡便・高速に加工が可能であ る。

[0026]

請求項7の発明によれば、レーザ加工時に精密な位置決めを行うことなく、高精度に加工することが可能である。

[0027]

請求項8の発明によれば、大気中で簡便に、また時間的・空間的にエネルギーを集中して、半導体への損傷を最小限にして透明結晶基板の剥離を行うことができる。

[0028]

請求項9の発明によれば、段取り替えなどの工程を少なくすることができる。また、半 導体表面の凹凸によって半導体表面から内部への反射が抑制され、発光素子からの光を外 部に効率良く取り出すことが可能となる。


[0029]

請求項10の発明によれば、レーザ光の照射条件調整により表面微細形状の形状制御が 容易に行える。

【発明を実施するための最良の形態】

[0030]

以下、本発明の一実施形態に係る発光素子とその製造方法について、図面を参照して説明する。図1は、ビルドアップ基板工程を用いて製造した発光素子1を示す。発光素子1は、界面に活性層を有しているp型、n型窒化物半導体を積層して発光ダイオード(LED:Light Emitting Diode)を形成しており、例えば、半導体2がn型窒化物半導体であり、半導体3がp型窒化物半導体である。発光素子1の半導体2、3を積層した一方の面(図の上側)は、光取出し面である。他方の面(図の下側)には、ビルドアップ基板工程を用いて、半導体2に電流を注入するための半導体面電極21、半



[0031]

このような構成の発光素子1は、実装面電極5を発光面の反対側の表面に備えていることから、プリント基板と同様に取り扱うことが可能となり、発光素子1の実装に際してプリント基板における実装方法を用いることが可能となる。つまり、半導体実装技術を必要とせず、はんだリフローなどによる実装が可能となる。また、発光素子1は、発光層である半導体2,3がサファイアなどの透明結晶基板等によって覆われていないため、半導体2,3から光を直接取り出すことができ、発光素子からの光を外部に効率良く取り出すことが可能である。

[0032]

次に、発光素子1の製造工程について説明する。図2は、製造工程の概要フローを示す。発光素子1の製造の基板形成工程(S1)において、透明結晶基板上にp型及びn型窒化物半導体と前記半導体に電流を注入するための半導体面電極とを積層した半導体基板が形成される。次に、VIAホール形成工程(S2)において、ビルドアップ基板工程を用いて、前記形成された半導体基板の半導体面電極側に樹脂層を積層し、半導体面電極上の樹脂を除去加工して、半導体面電極と電気接続された実装面電極が樹脂層表面に形成される。最後に、基板剥離工程(S3)において、透明結晶基板を半導体から剥離して発光素子1が得られる。

[0033]

次に、発光素子1の具体的な製造方法について説明する。図3 (a) ~ (e) は各製造工程における素子断面を示す。まず、図3 (a) に示すように、透明結晶基板6の上に、n型窒化物半導体2を形成し、さらにp型窒化物半導体3を、一部半導体2が露出する状態で積層する。続いて、半導体2が露出した部分に半導体2用の半導体面電極21、半導体3の上に半導体面電極31を形成する。以上で、上述の半導体基板が形成される。

[0034]

続いて、図3(b)に示すように、半導体基板の半導体2,3及び半導体面電極21,31の上に、樹脂層4及び導体層7が形成される。樹脂層の形成に際し、樹脂層と銅箔を個別に形成する代わりに、ビルドアップ用プリント基板材料である樹脂付き銅箔を用いて、半導体面電極21,31側に一括して積層することができる。ビルドアップ用プリント基板材料として、その樹脂部分に、樹脂単体のものの他、ガラスなどのフィラー入り樹脂が用いられる。

[0035]

半導体面電極側に積層する樹脂として、樹脂付き銅箔を用いる場合を説明する。樹脂付き銅箔を用いることにより、発光素子に容易に樹脂を積層させることが可能となる。例えば、松下電工製樹脂付き銅箔エポキシ樹脂タイプR-0880を用いた場合、プレス機により圧力3.1MPaをかけた状態で、樹脂付き銅箔温度を165℃で60分以上保持し、その後、冷却することで積層することができる。このとき、13.3kPa以下の真空状態にすることが望ましい。また、積層プレスを行うときに、発光素子の端面に露出している半導体層をカバーするように樹脂を回りこませることも可能となり、後処理での半導体層へのダメージを保護する効果がある。

[0036]

続いて、図3(c)に示すように、導体層7をパターニングして、実装面電極の下地パターン、及びVIAホール形成部の開口パターンを形成し、半導体面電極21,31上の樹脂を、後述する方法等により除去する加工を行い、VIAホール41を形成する。VIAホール41を形成したときに半導体面電極の表面に樹脂残渣がないように化学的エッチングを行う場合もある(後述)。

[0037]

続いて、図3 (d) に示すように、VIAホール41の側壁、樹脂層表面の実装面電極の下地パターン、及び半導体面電極21,31上にめっきを施して、実装面電極5の形成、及び、半導体面電極21,31と実装面電極5とがめっき膜51によって電気的に接続された導通VIAホール10の形成が行われる。導電性ペーストなどをVIAホール41内に充填して両電極の電気的導通を確保してもよい。以上で、透明結晶基板6の上の発光素子1が完成する。これらの電極及び導通VIAホール形成工程は、従来からプリント基板プロセスで行われているものである。

[0038]

続いて、図3 (e) に示すように、透明結晶基板6と発光素子1を分離して、発光素子1が得られる。この基板剥離工程については後述される。

[0039]

[0040]

炭酸ガスレーザで加工する場合、図4に示すように、表面に銅箔が存在するときは、まず、VIAホール形成位置の銅箔を除去した開口部71を形成しておくことが必要である。銅箔の除去にはレジストパターニングと銅のエッチングで行われる。なお、表面に銅箔のない樹脂層だけの状態でVIAホールを形成した後に、導体層形成や回路形成をするようにしてもよい。

[0041]

高調波YAGレーザを用いる場合、銅箔も加工することが可能である。従って、この場合、上述の開口部71を形成する必要がない。このとき、銅箔加工時の加工エネルギーと樹脂加工時の加工エネルギーとを異なる条件にすることで、内層電極(半導体面電極)へのダメージを避けることができる。また、大面積を一括で加工する場合において、加工品質が重要な場合、エキシマレーザが用いられる。

[0042]


炭酸ガスレーザで厚さ 60μ mのエポキシ樹脂を加工する場合、加工エネルギーは $\phi100\mu$ mあたり $1\sim10$ m J である。このとき、内層の半導体面電極表面にダメージが生じないようにすることが必要である。また、炭酸ガスレーザで加工する場合、内層電極表面に樹脂が残存する。そこで、炭酸ガスレーザ光を照射して樹脂層に VIA ホールを加工した後、過マンガン酸液(又は、クロム酸液)に基板を浸漬し、VIA ホール内を過マンガン酸液(又は、クロム酸液)で処理して、内層電極の表面に残留する樹脂を酸化分解して除去することができる。過マンガン酸液としては過マンガン酸カリウム水溶液など、また、クロム酸液としてはクロム酸カリウム水溶液などを用いることができる。

[0043]

過マンガン酸液を用いた処理の具体例を説明する。まず、シプレイ社の80℃に調整した「MLB211」液に基板を5分間浸漬して膨潤処理した後、過マンガン酸カリウム含有液であるシプレイ社の80℃に加温した「MLB213」液に基板を5分間浸漬して酸化分解処理を行なう。次いで水洗した後、10%硫酸水溶液に基板を5分間浸漬して処理残渣を中和し、さらに水洗をする。これによって、過マンガン酸液で内層電極の表面に残留する樹脂を除去することができる。

[0044]

このように、VIAホール底面の半導体面電極の表面に残留する樹脂を除去することによって、半導体面電極とめっき層との間の導通が樹脂で阻害されることがなくなり、VIAホール内のめっき層による半導体面電極と実装面電極の導体層の電気的接続の信頼性を高めることができる。そして、この樹脂の処理を上記のように過マンガン酸液あるいはク



[0045]

図5は、レーザを用いてVIAホール41を加工する他の方法を示す。上述したように、最外層に銅箔7が配置されているときにVIAホール41を形成する場合、VIAホール41を形成す部分の銅箔をレジストパターニングとエッチングにより除去して開口部71を形成おく。この銅箔の一部が除去された開口部71周辺の銅箔をレーザ加工時のマスクとして用いることにより、レーザ光L2と基板の精密な位置決めが不要となる。

[0046]

従って、銅箔マスクの大きさ(VIAホール径)よりも大口径のレーザ光L2を照射することにより所望のVIAホール41を位置精度良く形成することができる。例えば、銅箔マスク径を ϕ 200 μ m、位置決め精度を \pm 50 μ mとすれば、 ϕ 300 μ mのレーザビームを照射する。高調波 YAGレーザやエキシマレーザなどの紫外線レーザを用いる場合にも銅箔マスクは有効である。つまり、銅箔と樹脂の加工エネルギの閾値の違い(銅箔の加工閾値が樹脂の加工閾値よりも高い)を利用して、マスクを損傷することなく、選択的に樹脂のみを除去加工することができる。

[0047]

図 6 は、レーザを用いて V I Aホールを加工するさらに他の方法を示す。 V I Aホール 4 1 を形成す位置にレーザ光 L 3 を照射する際、加工パターンを拡大したマスク 4 2 を用いて、マスク 4 2 の像を結像レンズ 4 3 によって加工部分に結像させて加工する。レーザ加工光学系として、像転写率が 1/1 0 の光学系を用いた場合、 ϕ 1 0 0 μ mの μ mにしたい場合には、 μ 0 0 0 μ mの μ mの μ mにしたい場合には、 μ 2 0 0 0 μ m μ mにしたい場合には、 μ 2 0 0 0 μ m μ mにしたい場合には、 μ 2 0 0 0 μ m μ mにしたい場合には、 μ 2 0 0 0 μ m μ mにしたい場合には、 μ 2 0 0 0 μ m μ mにしたい場合には、 μ 2 0 0 0 μ m μ mにしたい場合には、 μ 2 0 0 0 μ m μ mにしたい場合には、 μ 2 0 0 0 μ m μ mにしたい場合には、 μ 2 0 0 0 μ m μ mにしたい場合には、 μ 2 0 0 0 μ m μ mにしたい場合には、 μ 2 0 0 0 μ m μ m μ mにしたい場合には、 μ 2 0 0 0 μ m μ m

[0048]


次に、VIAホールによる放熱性向上について説明する。図7は、内部を充填した導通 VIAホールを示す。VIAホール41に導通用めっき膜51を形成する際に、穴内部すべてを導通材料で充填した構造とすることで発光部である半導体2,3の放熱性を向上させることができる(一般に、導電性材料は熱の良導体である)。導電材料の充填は、VIAホールめっき時に厚付けめっきを行うことにより可能となる。充填する材料として、熱伝導率の高いものが望ましい。例えば、銅(403W/m/K)、銀(428W/m/K)、アルミニウム(236W/m/K)などがあげられる。このとき、VIAホール形状をできるだけ大面積にすることで、より放熱性を向上させることができる。放熱性が向上することによって、発光素子への熱負荷が低減でき、安定な発光が得られる。

[0049]

また、VIAホール内部に導電材料を充填する方法として、図8(a)(b)に示すように、実装基板54に実装する時に用いるはんだを用いてもよい。はんだの熱伝導率は、例えば50W/m/Kであり、効率良く放熱することが可能となる。また、プリント基板での実装工程を利用することができるため、特別なプロセスを必要とせず、工程を簡易にすることが可能である。

[0050]

次に、半導体発光素子から透明結晶基板を剥離する方法を説明する。図9(a)(b)は、レーザ光照射による基板分離を示す。レーザ光L4を透明結晶基板6を通して半導体2の表面に照射すると、従来技術に関連して述べたように、半導体2の表面の窒化物半導体、例えばGaN層がGaメタルとN2に分解して、図9(b)に示すように、透明結晶基板6が半導体2(発光素子1)から分離(剥離)される。基板分離に用いられるレーザとしては、エキシマレーザ(XeCl, KrF, ArF, F2など)、THG-YAGレ



[0051]

透明結晶基板 6 として、サファイアを用いている場合、サファイアが赤外線から波長 1 4 0 n m程度まで透明であるので、この範囲の波長のレーザであれば、サファイア基板の剥離加工をすることが可能である。サファイアが窒化ガリウム上に配置されている場合の加工条件は、発光素子 1 の温度 3 0 ~ 1 0 0 ℃である。ここで、この温度は加工発光素子 1 の温度であってレーザ光照射時のレーザ光照射部の温度ではない。なお、発光素子 1 の温度は、レーザ加工時に設定せずに、レーザ加工後に昇温して設定してもよい。加工面でのレーザエネルギー密度は 2 ~ 1 0 m J / m m² 程度である。剥離用レーザ光の照射は、集光ビームで加工面を走査(スキャン)する方法や、均一ビーム強度の大口径レーザ光で全面一括照射する方法などにより行うことができる。なお、サファイアを剥離した後の G a N表面には G a と N 2 に分解した G a が残存することがある。この G a は、酸洗(例えば、H C 1 溶液による)することで除去することが可能である。特に、超短波パルスレーザを用いて剥離した場合は、 G a の残存はなく、 G a 除去工程を省くことが可能となる。

[0052]

以下において、半導体表面(発光面)のいくつかの処理について説明する。図10(a)(b)はレーザ光による凹凸構造を形成を示す。レーザ光L5により透明結晶基板6を剥離加工する際に、透明結晶基板6に面している窒化物半導体2の表面に凹凸構造20を形成する。凹凸構造20の形成は、入射レーザ光と拡散反射レーザ光との干渉を利用したり、複数の光束を干渉させた加工などにより行うことが可能である。この凹凸構造20によって光を取り出す効率を向上できる。

[0053]


また、凹凸構造20に周期性を持たすことで、発光素子から光を取り出す効率をさらに向上させることが可能となる。これは、屈折率の違いから全反射して発光素子1の内部に閉じ込められる光を、回折現象により発光素子1の外部に取り出すことができるからである。窒化物半導体2の表面に1000nm周期、1000nm深さの凹凸構造20を形成することにより、約2倍の光取出しが可能となる。また、1500nm周期、750nm深さの凹凸構造でも同様の効果が得られる。このように、凹凸形状20により発光素子1からの光を外部に効率良く取り出すことが可能であり、また、剥離加工と同時に凹凸構造を形成するので少ない工程で効果が得られる。

[0054]

図11は、レーザ光による凹凸構造形成の他の例を示す。レーザ光L6により透明結晶基板6を剥離加工する際に、透明結晶基板6に面している窒化物半導体2表面に凹凸を形成する方法として、剥離用のレーザ光L6とは別に、凹凸構造20形成用のレーザ光L7, L8を用いる。すなわち、発光素子1の表面垂直方向から剥離用レーザ光L6を照射し、斜め方向から凹凸構造20形成用レーザ光L7, L8を照射する。凹凸構造20形成用レーザビームとして、複数の光束を用いた干渉加工によると、表面微細形状の形状制御が容易であり、また周期性を持たすことが可能である。上述のように、この凹凸構造20に周期性を持たすことで、発光素子1から光を取り出す効率をさらに向上させることが可能となる。

[0055]

図12は、光取出し効率向上のための凹凸構造形成の他の方法を示す。すなわち、透明結晶基板を剥離した窒化物半導体2の表面に、微細凹凸表面形状を有する透明光学部品8を後付けで配置する。窒化物半導体(GaN)の屈折率は2.5と非常に高い値である。一方、光を取り出す大気の屈折率は1.0であるので、その比は2.5となる。従って、半導体2側から大気側へと光が進む場合、臨界角が小さく、全反射によって発光素子内部に閉じ込められる光が多くなり、光取出し損失が大きい。そこで、屈折率が(窒化物半導体の屈折率と大気の屈折率の差の1/3の値)+(大気の屈折率)の値以上である透明光



[0056]

図13は、発光素子の発光の色調変換(波長変換)にかかる半導体表面処理を示す。半導体2の表面又は内部に蛍光体9を配置させることにより、発光素子1から発せられた光を蛍光体9で効率良く色調変換することができる。また、樹脂などにより発光素子1を封止する場合、封止樹脂に蛍光体を分散させている場合よりも封止樹脂の劣化を低減できる。上述のレーザ光による透明結晶基板の剥離工程の後に、剥離加工された窒化物半導体表面2に蛍光体9を配置させる。その配置の形態として、窒化物半導体2の表面に配置させるものや窒化物半導体2の内部に蛍光体をドープするものなどが挙げられる。蛍光体の種類としては、例えば、青色を発する窒化物半導体では、青色を黄色に変換する蛍光体、又は、緑色と赤色を発する蛍光体を用い、紫外線を発する窒化物半導体では、青色と緑色と赤色を発する蛍光体を用い、紫外線を発する窒化物半導体では、青色と緑色と赤色を発する蛍光体を用いる。窒化物半導体の表面、又は内部に蛍光体を配置することにより、発せられた光を効率良く蛍光体に投入することが可能となり、また、発光素子を樹脂などで封止した場合、封止樹脂の劣化を低減することも可能となる。

[0057]

窒化物半導体表面(内部)への蛍光体の打ち込み(ドーピング)は、窒化物半導体表面にレーザ光を照射するなどにより軟化させた状態を形成し、そこに加速した蛍光体粒子を照射することによって行うことができる。半導体を軟化させるレーザ光として、例えば、(1)波長800nm、パルス幅120fs、繰り返し周波数1kHzのフェムト秒レーザを用いる場合は加工エネルギー密度を0.001~0.05J/mm²、(2)波長248nm、パルス幅270fs、繰り返し周波数350Hzのエキシマフェムト秒レーザを用いる場合は加工エネルギー密度を0.01~1J/mm²とする。加速して照射する蛍光体粒子として、ナノサイズのものを用いれば、より高効率な色調変換が可能となる。なお、本発明は、上記構成に限られることなく種々の変形が可能である。

【図面の簡単な説明】

[0058]


- 【図1】本発明の一実施形態に係る発光装置の断面図。
- 【図2】同上発光装置の製造方法の工程図。
- 【図3】(a)~(e)は同上発光装置の製造工程毎の断面図。
- 【図4】同上製造方法のVIAホール形成工程説明する断面図。
- 【図5】同上製造方法のVIAホール形成工程説明する断面図。
- 【図6】同上製造方法のVIAホール形成工程説明する断面図。
- 【図7】本発明の一実施形態に係る他の発光装置の断面図。
- 【図8】(a)(b)は本発明の発光装置の実装の様子を示す断面図。
- 【図9】同上製造方法における基板剥離工程を説明する断面図。
- 【図10】同上製造方法における基板剥離工程を説明する断面図。
- 【図11】同上製造方法における基板剥離工程を説明する断面図。
- 【図12】本発明の一実施形態に係るさらに他の発光装置の断面図。
- 【図13】本発明の一実施形態に係るさらに他の発光装置の断面図。
- 【図14】(a)~(f)従来のレーザダイオードアレイの製造工程を示す断面図。


【符号の説明】

[0059]


- 1 発光素子
- 2、3 半導体
- 4 樹脂層

- 5 実装面電極
- 6 透明結晶基板
- 7 銅箔
- 10 VIAホール
- 21,31 半導体面電極
- 5 2 導電性材料
- L1~L8 レーザ光







【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】







【図14】





【要約】

【課題】発光素子とその製造方法において、発光効率が高く、かつ実装が容易な発光素子 の実現とその製造の容易化を図る。

【解決手段】発光素子1は、n型窒化物半導体2、p型窒化物半導体3を積層した一方の 面に、半導体2、3に電流を注入するための半導体面電極21、31、半導体2、3を保 持する樹脂層4、実装用の実装面電極5とを備える。樹脂層4は、実装面電極5と半導体 面電極21、31を導通させる導通VIAホール10を備える。透明結晶基板上に半導体 2, 3と半導体面電極21, 31とを積層し、ビルドアップ基板工程を用いて、樹脂層4 と実装面電極5及び導通VIAホール10を形成した後、透明結晶基板を半導体2から剥 離して発光素子1が製造される。実装面電極5により、プリント基板と同様に実装ができ る。半導体2,3から直接、効率良く光を外部に取り出すことができる。

【選択図】図1

ページ: 1/E

認定・付加情報

特許出願の番号 特願2003-331060

受付番号 50301567627

書類名 特許願

担当官 第五担当上席 0094

作成日 平成15年 9月25日

<認定情報・付加情報>

【提出日】 平成15年 9月24日

特願2003-331060

出願人履歴情報

識別番号

[000005832]

1. 変更年月日

1990年 8月30日

[変更理由]

新規登録

住 所

大阪府門真市大字門真1048番地

氏 名 松下電工株式会社

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
\square image cut off at top, bottom or sides
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.